XA6SLX100-2FGG484I (emballage d'origine des jauges de voiture populaires)

propriétés du produit :

signaler un bug
Nouvelle recherche paramétrique
Documentation et médias :

Classification environnementale et d'exportation :

Description générale:
La famille de FPGA Spartan®-6 de Xilinx Automotive (XA) offre des capacités d'intégration de systèmes de pointe avec le coût total le plus bas pour les applications automobiles à volume élevé.La famille de dix membres offre des densités étendues allant de 3 840 à 101 261 cellules logiques et plus rapides,
connectivité plus complète.Construit sur une technologie de processus cuivre basse consommation 45 nm mature qui offre l'équilibre optimal des coûts,
puissance et performances, la famille XA Spartan-6 offre une nouvelle logique de table de consultation (LUT) à 6 entrées à double registre plus efficace et une riche
sélection de blocs intégrés au niveau du système.Il s'agit notamment de blocs RAM de 18 Ko (2 x 9 Ko), de tranches DSP48A1 de deuxième génération, de SDRAM
contrôleurs de mémoire, blocs de gestion d'horloge en mode mixte améliorés, technologie SelectIO™, série haute vitesse à puissance optimisée
blocs émetteurs-récepteurs, blocs Endpoint compatibles PCI Express®, modes avancés de gestion de l'alimentation au niveau du système, détection automatique
options de configuration et sécurité IP améliorée avec protection AES et Device DNA.Ces caractéristiques fournissent un programme programmable à faible coût
alternative aux produits ASIC personnalisés avec une facilité d'utilisation sans précédent.Les FPGA XA Spartan-6 offrent la meilleure solution pour un déploiement flexible et évolutif
conceptions logiques à haut volume, conceptions de traitement DSP parallèle à large bande passante et applications sensibles aux coûts où plusieurs interfaçages
des normes s'imposent.Les FPGA XA Spartan-6 sont la base de silicium programmable pour les plates-formes de conception ciblées qui offrent
des composants logiciels et matériels intégrés qui permettent aux concepteurs de se concentrer sur l'innovation dès le début de leur cycle de développement.
Résumé des fonctionnalités du FPGA XA Spartan-6
• Famille XA Spartan-6 :
• FPGA XA Spartan-6 LX : logique optimisée
• FPGA XA Spartan-6 LXT : connectivité série haut débit
• Températures automobiles :
• Grade I : Tj = –40°C à +100°C
• Qualité Q : Tj = –40 °C à +125 °C
• Normes automobiles :
• Xilinx est conforme à la norme ISO-TS16949
• Qualification AEC-Q100
• Documentation du processus d'approbation des pièces de production (PPAP)
• La qualification Beyond AEC-Q100 est disponible sur demande
• Conçu pour un faible coût
• Plusieurs blocs intégrés efficaces
• Sélection optimisée des normes d'E/S
• Coussinets décalés
• Emballages câblés en plastique à grand volume
• Faible puissance statique et dynamique
• Processus 45 nm optimisé pour le coût et la faible consommation d'énergie
• Mode veille prolongée pour une alimentation nulle
• Le mode suspension maintient l'état et la configuration avec réveil multi-broches, amélioration du contrôle
• Tension de cœur haute performance de 1,2 V (FPGA LX et LXT, -2
et -3 niveaux de vitesse)
• Bancs d'interface SelectIO multi-tension et multi-standard
• Jusqu'à 1 080 Mb/s de taux de transfert de données par E/S différentielle
• Entraînement de sortie sélectionnable, jusqu'à 24 mA par broche
• Normes et protocoles de 3,3 V à 1,2 VI/O
• Interfaces de mémoire HSTL et SSTL à faible coût
• Conformité au remplacement à chaud
• Vitesses de balayage d'E/S réglables pour améliorer l'intégrité du signal
• Émetteurs-récepteurs série GTP haut débit dans les FPGA LXT
• Jusqu'à 3,2 Go/s
• Interfaces haut débit, notamment : Serial ATA et PCI Express
• Tranches DSP48A1 efficaces
• Traitement de l'arithmétique et du signal hautes performances
• Multiplicateur rapide 18 x 18 et accumulateur 48 bits
• Capacité de pipeline et de cascade
• Pré-additionneur pour faciliter les applications de filtres
• Blocs de contrôleur de mémoire intégrés
• Prise en charge DDR, DDR2, DDR3 et LPDDR
• Débits de données jusqu'à 800 Mb/s
• Structure de bus multiport avec FIFO indépendant pour réduire
problèmes de calendrier de conception
• Ressources logiques abondantes avec une capacité logique accrue
• Prise en charge optionnelle du registre à décalage ou de la RAM distribuée
• Des LUT efficaces à 6 entrées améliorent les performances et minimisent
Puissance
• LUT avec deux bascules pour les applications centrées sur les pipelines
• Bloquer la RAM avec une large gamme de granularité
• Bloc RAM rapide avec activation d'écriture d'octets
• Blocs de 18 Ko pouvant être éventuellement programmés en deux
RAM indépendantes de bloc de 9 Ko
• Vignette de gestion de l'horloge (CMT) pour des performances améliorées
• Synchronisation silencieuse et flexible
• Les gestionnaires d'horloge numérique (DCM) éliminent le décalage d'horloge et
distorsion du rapport cyclique
• Boucles à verrouillage de phase (PLL) pour une synchronisation à faible gigue
• Synthèse de fréquence avec multiplication simultanée,
division et déphasage
• Seize réseaux d'horloges mondiales à faible biais
• Configuration simplifiée, prend en charge les normes à faible coût
• Configuration de détection automatique à 2 broches
• Large prise en charge SPI tiers (jusqu'à x4) et flash NOR
• Prise en charge de MultiBoot pour la mise à niveau à distance avec plusieurs
flux binaires, à l'aide de la protection du chien de garde
• Sécurité renforcée pour la protection de la conception
• Identifiant unique de l'ADN de l'appareil pour l'authentification de la conception
• Cryptage bitstream AES dans le XA6SLX75, XA6SLX75T,
et appareils XA6SLX100
• Bloc Endpoint intégré pour les conceptions PCI Express (LXT)
• Prise en charge de la technologie PCI® à faible coût compatible avec le 33 MHz,
Spécification 32 et 64 bits.
• Traitement intégré plus rapide avec une amélioration, un faible coût,
Processeur logiciel MicroBlaze™ 32 bits
• Conceptions IP et de référence à la pointe de l'industrie
• Un solide écosystème tiers spécifique à l'automobile avec IP,
conseils de développement et services de conception