XC7Z020

Propriétés du produit :

Classement environnemental et export :

Architecture de première génération de SoC Zynq-7000：
La famille Zynq®-7000 est basée sur l'architecture SoC Xilinx.Ces produits intègrent un système de traitement (PS) basé sur ARM® Cortex™-A9 double cœur ou monocœur riche en fonctionnalités et une logique programmable (PL) Xilinx 28 nm dans un seul dispositif.Les processeurs ARM Cortex-A9 sont au cœur du PS et comprennent également une mémoire sur puce, des interfaces de mémoire externes et un riche ensemble d'interfaces de connectivité périphérique.Système de traitement (PS) Unité de processeur d'application (APU) basée sur ARM Cortex-A9 • 2,5 DMIPS/MHz par processeur • Fréquence du processeur : jusqu'à 1 GHz • Prise en charge multiprocesseur cohérente • Architecture ARMv7-A • Sécurité TrustZone® • Instruction Thumb®-2 set • Architecture d'environnement d'exécution Jazelle® RCT • Moteur de traitement multimédia NEON™ • Unité vectorielle à virgule flottante (VFPU) simple et double précision • CoreSight™ et macrocellule de suivi de programme (PTM) • Minuterie et interruptions • Trois minuteries de surveillance • Une minuterie globale • Deux compteurs à triple temporisation Caches • Caches d'instructions et de données associatives d'ensemble à 4 voies de niveau 1 de 32 Ko (indépendant pour chaque CPU) • Cache de niveau 2 associatif d'ensemble à 8 voies de 512 Ko (partagé entre les CPU) • Prise en charge de la parité des octets Mémoire sur puce • ROM de démarrage sur puce • 256 Ko de RAM sur puce (OCM) • Prise en charge de la parité des octets Interfaces de mémoire externe • Contrôleur de mémoire dynamique multiprotocole • Interfaces 16 bits ou 32 bits vers DDR3, DDR3L, DDR2 ou Mémoires LPDDR2 • Prise en charge ECC en mode 16 bits • 1 Go d'espace d'adressage en utilisant singmémoires de 8, 16 ou 32 bits de large • Interfaces mémoire statiques • Bus de données SRAM 8 bits avec prise en charge jusqu'à 64 Mo • Prise en charge de la mémoire flash NOR parallèle • Prise en charge de la mémoire flash ONFI1.0 NAND (ECC 1 bit ) • SPI 1 bit, SPI 2 bits, SPI 4 bits (quad-SPI) ou deux quad-SPI (8 bits) série NOR flash Contrôleur DMA 8 canaux • Mémoire à mémoire, mémoire à -prise en charge des transactions périphérique, périphérique-mémoire et diffusion-collecte Périphériques et interfaces d'E/S • Deux périphériques MAC Ethernet à trois vitesses 10/100/1000 avec prise en charge des normes IEEE Std 802.3 et IEEE Std 1588 révision 2.0 • DMA diffusion-collecte capacité • Reconnaissance de 1588 rév.2 trames PTP • Interfaces GMII, RGMII et SGMII • Deux périphériques USB 2.0 OTG, chacun prenant en charge jusqu'à 12 points de terminaison • Cœur IP de périphérique compatible USB 2.0 • Prend en charge les déplacements, haut débit, plein débit et bas modes de vitesse • ​​Hôte USB compatible Intel EHCI • Interface PHY externe ULPI 8 bits • Deux interfaces de bus CAN entièrement compatibles CAN 2.0B • CAN 2.0-A et CAN 2.0-B et conformes aux normes ISO 118981-1 • Interface PHY externe • Deux SD Contrôleurs compatibles /SDIO 2.0/MMC3.31 • Deux ports SPI full-duplex avec trois sélections de puces périphériques • Deux UART haut débit (jusqu'à 1 Mb/s) • Deux interfaces I2C maître et esclave • GPIO avec quatre bancs 32 bits , dont jusqu'à 54 bits peuvent être utilisés avec l'E/S PS (une banque de 32b et une banque de 22b) et jusqu'à 64 bits (jusqu'à deux banques de 32b) connectés à la logique programmable • Jusqu'à 54 flexibles E/S multiplexées (MIO) pour les affectations de broches périphériques Interconnexion • Connectivité à large bande passante au sein de PS et entre PS et PL • Basé sur ARM AMBA® AXI • Prise en charge de la qualité de service sur critiquel masters pour la latence et la bande.