propriétés du produit :
| TAPER | DÉCRIS |
| Catégorie | Circuit intégré (CI) Embarqué - FPGA (Field Programmable Gate Array) |
| fabricant | AMD Xilinx |
| série | Artix-7 |
| Forfait | plateau |
| État du produit | en stock |
| Nombre de LAB/NCLC | 4075 |
| Nombre d'éléments/unités logiques | 52160 |
| Nombre total de bits de RAM | 2764800 |
| Nombre d'E/S | 106 |
| Tension - Alimenté | 0.95V ~ 1.05V |
| type d'installation | Type de montage en surface |
| Température de fonctionnement | 0°C ~ 85°C (TJ) |
| Paquet/Enceinte | 238-LFBGA, CSPBGA |
| Emballage de l'appareil du fournisseur | 238-CSBGA (10x10) |
| Numéro de produit de base | XC7A50 |
signaler un bug
Classification environnementale et d'exportation :
| LES ATTRIBUTS | DÉCRIS |
| Statut RoHS | Conforme à la spécification ROHS3 |
| Niveau de sensibilité à l'humidité (MSL) | 3 (168 heures) |
| Statut REACH | Produits non REACH |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
Caractéristiques CC
Fiche technique des FPGA Artix‐7 :
Caractéristiques de commutation CC et CA
DS181 (v1.27) 10 février 2022
Spécification de produit
Tableau 1 : Notes maximales absolues(1)
Symbole Description Min Max Unités
Logique FPGA
VCCINT
Tension d'alimentation interne –0,5 1,1 V
VCCAUX
Tension d'alimentation auxiliaire –0,5 2,0 V
VCCBRAM
Tension d'alimentation pour les mémoires RAM bloc –0,5 1,1 V
VCCO
Tension d'alimentation des pilotes de sortie pour les bancs d'E/S HR –0,5 3,6 V
VREF
Tension de référence d'entrée –0,5 2,0 V
NIV(2)(3)(4)
Tension d'entrée E/S –0,4 VCCO + 0,55 V
Tension d'entrée d'E/S (lorsque VCCO = 3,3 V) pour VREF et les normes d'E/S différentielles
sauf TMDS_33(5)
–0,4 2,625 V
VCCBAT
Alimentation de secours de la batterie de la mémoire clé –0,5 2,0 V
Émetteur-récepteur GTP
VMGTAVCC
Tension d'alimentation analogique pour les circuits émetteur et récepteur GTP –0,5 1,1 V
VMGTAVTT
Tension d'alimentation analogique pour les circuits de terminaison de l'émetteur et du récepteur GTP –0,5 1,32 V
VMGTREFCLK
Tension d'entrée absolue de l'horloge de référence –0,5 1,32 V
Tableau 2 : Conditions de fonctionnement recommandées(1)(2)
Symbole Description Min Type Max Unités
Logique FPGA
VCCINT(3)
Pour les appareils -3, -2, -2LE (1,0 V), -1, -1Q, -1M : tension d'alimentation interne 0,95 1,00 1,05 V
Pour les appareils -1LI (0,95 V) : tension d'alimentation interne 0,92 0,95 0,98 V
Pour les appareils -2LE (0,9 V) : tension d'alimentation interne 0,87 0,90 0,93 V
VCCAUX
Tension d'alimentation auxiliaire 1,71 1,80 1,89 V
VCCBRAM(3)
Pour les appareils -3, -2, -2LE (1.0V), -2LE (0.9V), -1, -1Q, -1M : bloquer l'alimentation RAM
tension
0,95 1,00 1,05 V
Pour les appareils -1LI (0,95 V) : bloquer la tension d'alimentation de la RAM 0,92 0,95 0,98 V
VCCO(4)(5)
Tension d'alimentation pour bancs d'E/S HR 1,14 – 3,465 V
NIV(6)
Tension d'entrée E/S –0,20 – VCCO + 0,20 V
Tension d'entrée d'E/S (lorsque VCCO = 3,3 V) pour VREF et les normes d'E/S différentielles
sauf TMDS_33(7)
–0,20 – 2,625V
IIN(8)
Courant maximum à travers n'importe quelle broche dans une banque alimentée ou non alimentée lorsque
polariser en direct la diode de serrage.
– – 10mA
VCCBAT(9)
Tension de la batterie 1,0 – 1,89 V
Émetteur-récepteur GTP
VMGTAVCC(10)
Tension d'alimentation analogique pour les circuits émetteur et récepteur GTP 0,97 1,0 1,03 V
VMGTAVTT(10)
Tension d'alimentation analogique pour les circuits de terminaison de l'émetteur et du récepteur GTP 1,17 1,2 1,23 V
