paramètre:
le nom du paramètre | valeur d'attribut |
Est-ce que Rohs est certifié ? | Rencontre le |
Appellations commerciales | XILINX (Xilinx) |
Atteindre le code de conformité | conforme |
Code ECCN | 3A991.D |
fréquence d'horloge maximale | 667 MHz |
Code JSD-30 | S-PBGA-B484 |
Code JSD-609 | e1 |
Niveau de sensibilité à l'humidité | 3 |
nombre d'entrées | 338 |
Nombre d'unités logiques | 147443 |
Temps de sortie | 338 |
Nombre de bornes | 484 |
Matériau du corps de l'emballage | PLASTIQUE/ÉPOXY |
code du colis | FBGA |
Encapsuler le code équivalent | BGA484,22X22,32 |
Forme de l'emballage | CARRÉ |
Formulaire de colis | GRID ARRAY, FINE PITCH |
Température de refusion maximale (Celsius) | 260 |
source de courant | 1.2,1.2/3.3,2.5/3.3V |
Type de logique programmable | RÉSEAU DE PORTE PROGRAMMABLE SUR LE TERRAIN |
Statut de certification | Non qualifié |
montage en surface | OUI |
La technologie | CMOS |
Surface terminale | ÉTAIN ARGENT CUIVRE |
Formulaire terminal | BALLE |
Emplacement terminal | 0,8 millimètres |
Emplacement de l'aérogare | FOND |
Temps maximum à la température de refusion maximale | 30 |
Description générale :
Les FPGA de la série Xilinx® 7 comprennent quatre familles de FPGA qui répondent à la gamme complète des exigences du système, allant du faible coût, au petit facteur de forme,
applications sensibles aux coûts et à volume élevé à une bande passante de connectivité ultra haut de gamme, une capacité logique et une capacité de traitement du signal pour les plus exigeants
applications performantes.Les FPGA de la série 7 incluent :
• Famille Spartan®-7 : optimisée pour un faible coût, une faible consommation d'énergie et une haute
Performances d'E/S.Disponible en très petit facteur de forme à faible coût
emballage pour la plus petite empreinte de PCB.
• Famille Artix®-7 : optimisée pour les applications à faible consommation nécessitant
émetteurs-récepteurs et haut débit DSP et logique.Fournit le plus bas
coût total de la nomenclature pour le haut débit, sensible aux coûts
applications.
• Famille Kintex®-7 : Optimisé pour le meilleur rapport qualité-prix avec un 2X
amélioration par rapport à la génération précédente, permettant une nouvelle classe
des FPGA.
• Famille Virtex®-7 : optimisée pour des performances système optimales et
capacité avec une amélioration de 2X des performances du système.Le plus élevé
dispositifs de capacité activés par l'interconnexion de silicium empilé (SSI)
La technologie.
Construits sur une technologie de pointe à hautes performances, basse consommation (HPL), 28 nm, grille métallique haute k (HKMG), les FPGA de la série 7 permettent une
augmentation inégalée des performances du système avec 2,9 Tb/s de bande passante E/S, 2 millions de cellules logiques et 5,3 TMAC/s DSP, tout en consommant 50 % de moins
puissance que les appareils de la génération précédente pour offrir une alternative entièrement programmable aux ASSP et ASIC.
Résumé des fonctionnalités des FPGA de la série 7
• Logique FPGA hautes performances avancée basée sur une apparence réelle à 6 entrées
up table (LUT) configurable en tant que mémoire distribuée.
• RAM de 36 Ko à double port avec logique FIFO intégrée pour les données sur puce
mise en mémoire tampon.
• Technologie SelectIO™ haute performance avec prise en charge de DDR3
interfaces jusqu'à 1 866 Mb/s.
• Connectivité série haut débit avec émetteurs-récepteurs multi-gigabit intégrés
de 600 Mb/s à max.débits de 6,6 Gb/s jusqu'à 28,05 Gb/s, offrant une
mode spécial basse consommation, optimisé pour les interfaces puce à puce.
• Une interface analogique configurable par l'utilisateur (XADC), incorporant
Convertisseurs analogique-numérique 12 bits 1MSPS avec thermique et
alimenter les capteurs.
• Tranches DSP avec multiplicateur 25 x 18, accumulateur 48 bits et pré-additionneur
pour un filtrage haute performance, y compris une symétrie optimisée
filtrage des coefficients.
• Tuiles de gestion d'horloge (CMT) puissantes, combinant verrouillage de phase
blocs de gestion de boucle (PLL) et de gestionnaire d'horloge en mode mixte (MMCM)
précision et faible gigue.
• Déployez rapidement le traitement intégré avec le processeur MicroBlaze™.
• Bloc intégré pour PCI Express® (PCIe), jusqu'à x8 Gen3
Conceptions de point de terminaison et de port racine.
• Grande variété d'options de configuration, y compris la prise en charge de
mémoires de base, cryptage AES 256 bits avec HMAC/SHA-256
l'authentification, et la détection et la correction SEU intégrées.
• Puce basculante à faible coût, filaire, à matrice nue et basculement à haute intégrité du signal
emballage de puces offrant une migration facile entre les membres de la famille dans
le même colis.Tous les forfaits disponibles en Pb-free et sélectionnés
forfaits en option Pb.
• Conçu pour des performances élevées et une puissance minimale avec 28 nm,
HKMG, processus HPL, technologie de processus de tension de base 1.0V et
Option de tension de base de 0,9 V pour une puissance encore plus faible.